La Alianza CHIPS facilita el diseño y despliegue de RISC-V

El lunes, la Linux Foundation anunció la formación de la Alianza CHIPS, descrita como un "proyecto para alojar y curar código de código abierto de alta calidad relacionado con el diseño de... diseños de chips más eficientes y flexibles para su uso en aplicaciones móviles, informáticas, electrónica de consumo e Internet de las cosas (IoT)". Esta alianza se centra en el desarrollo y adopción continua de RISC-V, una Arquitectura de Conjunto de Instrucciones (ISA) abierta destinada a reemplazar el uso de las CPUs de Arm en una variedad de aplicaciones.

La Alianza CHIPS, fundada para proporcionar implementaciones de microarquitectura para casos de uso desde microcontroladores e IoT hasta aplicaciones de centros de datos, es un contraparte de la RISC-V Foundation, que controla la especificación del ISA y sus extensiones.

Entre las contribuciones anunciadas, Google está desarrollando un entorno Universal Verification Methodology (UVM), que es un "entorno generador de secuencias de instrucciones... [que proporciona] secuencias de instrucciones configurables y altamente estresantes que pueden verificar casos límite arquitecturales y microarquitecturales de los diseños", según la Linux Foundation.

Western Digital contribuirá con su núcleo SweRV previamente anunciado, un núcleo superescalar de 32 bits y 2 vías con una canalización de 9 etapas capaz de velocidades de reloj de hasta 1.8 GHz, además de un banco de pruebas y un simulador de Conjunto de Instrucciones SweRV (ISS). WD también lanzará la especificación y una implementación preliminar de OmniXtend, un "protocolo de red totalmente abierto para intercambiar mensajes de coherencia directamente con las cachés del procesador", que está destinado a conectar memoria persistente a procesadores.

SiFive, una empresa creada por los inventores de RISC-V, está contribuyendo con el lenguaje de descripción de hardware de código abierto Chisel, el marco de negociación de parámetros SoC Diplomacy y el generador SoC RocketChip, que incluye la tela de interconexión coherente TileLink.

¿Por qué es importante RISC-V?

RISC-V está disponible bajo la licencia BSD y no requiere regalías de patentes para su implementación. Cualquier organización que desee implementar o extender RISC-V en productos comerciales puede hacerlo sin estar obligada a revelar sus cambios a la comunidad en general. Esto lo hace especialmente atractivo para su uso comercial en dispositivos integrados, ya que no se requiere el pago de tarifas de licencia para diseños de ARM o MIPS, ambos fundamentados en el principio RISC.

Cómo simular un clic derecho desde el teclado en Windows

RISC-V cuenta con un gran impulso detrás de él, con la computadora de placa única Hi-Five de SiFive disponible para desarrolladores. Western Digital también se compromete a "enviar anualmente dos mil millones de núcleos RISC-V" una vez que hayan transicionado sus diseños a RISC-V, y NVIDIA planea utilizar el ISA para la próxima generación de reemplazo de su microcontrolador Falcon.

Para obtener más información sobre la asociación entre la Linux Foundation y la RISC-V Foundation, visite la cobertura previa de Newsmatic: RISC-V y las Fundaciones de Linux se unirán para promover la CPU de código abierto.

En Newsmatic nos especializamos en tecnología de vanguardia, contamos con los artículos mas novedosos sobre Hardware, allí encontraras muchos artículos similares a La Alianza CHIPS facilita el diseño y despliegue de RISC-V , tenemos lo ultimo en tecnología 2023.